当前位置：首页> 新闻公告

应用注释 - PECL和LVDS输出

2017-3-29

PECL和LVDS输出

什么是PECL和LVPECL？

•PECL代表“正发射极耦合逻辑电平”。 PECL是在高速时钟分配电路中常用的差分逻辑输出。 PECL需要+5 V电源。

•低电压PECL（LVPECL）代表设计用于3.3V或2.5V电源的PECL电路，电源电压与低压CMOS器件相同。

PECL输出的优点与缺点

• 优点：

- 由于电压摆幅大，抖动性能非常好。

- 适用于高速电路。

- 能够驱动长传输线。

• 缺点：

- 与单端输出相比，由于差分输出和外部直流偏置，功耗更大。

- 不兼容1.8V电源。

PECL端接电路 (推荐)

每个输出端接一个50Ω电阻到终端电压（Vdd - 2V）。

什么是LVDS输出？

•LVDS代表低电压差分信号，以1.2V的工作电压为中心，与电源无关。

•LVDS技术由ANSI / TIA / EIA-644行业标准定义。

•美国迪拉尼工程有限公司(DEI) 有许多晶体振荡器产品线，在3.3V和2.5V电源下具有LVDS输出选项。

LVDS输出的优点与缺点

• 优点：

- 与PECL输出相比，由于电压摆幅较小（通常约为350mV），功耗较低。

- 不易受噪声影响。

- 与CMOS / TTL相比，降低了EMI辐射。

• 缺点：

- 与PECL相比降低了抖动性能。

LVDS在哪里使用？

LVDS标准用于解决数据通信、电信、服务器、外设和计算机市场中需要高速数据传输的应用。

LVDS端接电路（推荐）

需要单个100Ω终端电阻。一些接收器IC可能内部包含电阻器。

各种信号电平对比

上一篇：应用注释 - 在电路设计中使用限幅正弦波形（Clipped Sine Waveform）下一篇：新产品发布：OCXO恒温晶振 - OCXO5050Z-10MHz-A-V